htw saar
Zurück zur Hauptseite

Version des Moduls auswählen:

FPGA-Schaltungsentwurf mit VHDL

Modulbezeichnung: FPGA-Schaltungsentwurf mit VHDL
Studiengang: Praktische Informatik, Master, ASPO 01.10.2017
Code: PIM-FPGA
SWS/Lehrform: 2SU+2PA (4 Semesterwochenstunden)
ECTS-Punkte: 5
Studiensemester: 1
Pflichtfach: nein
Arbeitssprache:
Deutsch
Prüfungsart:
Projektarbeit/Vortrag/Präsentation
Zuordnung zum Curriculum:
KI753 Kommunikationsinformatik, Master, ASPO 01.10.2010, 1. Semester, Wahlpflichtfach, telekommunikationsspezifisch, Modul inaktiv seit 10.11.2017
KIM-FPGA Kommunikationsinformatik, Master, ASPO 01.10.2017, 1. Semester, Wahlpflichtfach, telekommunikationsspezifisch, Modul inaktiv seit 10.11.2017
MST.FPG Mechatronik/Sensortechnik, Master, ASPO 01.04.2016, Wahlpflichtfach, Modul inaktiv seit 10.11.2017
PIM-WI75 Praktische Informatik, Master, ASPO 01.10.2011, 1. Semester, Wahlpflichtfach, informatikspezifisch, Modul inaktiv seit 10.11.2017
PIM-FPGA Praktische Informatik, Master, ASPO 01.10.2017, 1. Semester, Wahlpflichtfach, informatikspezifisch, Modul inaktiv seit 10.11.2017
MST.FPG Mechatronik/Sensortechnik, Master, ASPO 01.10.2011, 9. Semester, Wahlpflichtfach, Modul inaktiv seit 10.11.2017
Arbeitsaufwand:
Die Präsenzzeit dieses Moduls umfasst bei 15 Semesterwochen 60 Stunden. Der Gesamtumfang des Moduls beträgt bei 5 Creditpoints 150 Stunden. Daher stehen für die Vor- und Nachbereitung der Veranstaltung zusammen mit der Prüfungsvorbereitung 90 Stunden zur Verfügung.
Empfohlene Voraussetzungen (Module):
Keine.
Sonstige Vorkenntnisse:
Digitaltechnik

[letzte Änderung 05.07.2011]
Als Vorkenntnis empfohlen für Module:
Modulverantwortung:
Prof. Dr.-Ing. Jürgen Schäfer
Dozent: Prof. Dr.-Ing. Jürgen Schäfer

[letzte Änderung 10.11.2016]
Lernziele:
Der Studierende erlernt Methoden zur Abstraktion schaltungstechnischer Probleme und Grundkenntnisse einer Hardware-Beschreibungssprache.

[letzte Änderung 13.04.2010]
Inhalt:
- Aufbau eines FPGA
- VHDL-Grundlagen
- Entwicklungsumgebung ´Xilinx ISE Design Suite´
- Projekte
  -- Getting Started
  -- Einlesen von Schalter, Tastern und Winkeldekoder
  -- Ansteuern einer 7-Segment-Anzeige
  -- Ansteuern eines LCD-Dislays
  -- Anbindung von externen Komponenten via SPI
  -- Implementierung eines RS232-UART mit Sende- und Empfangs-FIFO


[letzte Änderung 10.07.2012]
Lehrmethoden/Medien:
Die Studierenden erabeiten die Projekte in Kleingruppen selbstständig. Hierzu wird jeder Gruppe ein FPGA-Development-Boad zur Verfügung gestellt.

[letzte Änderung 13.04.2010]
Literatur:
J. Reichardt, B. Schwarz: VHDL-Synthese, Oldenburg
P. P. Chu: RTL Hardware Design Using VHDL, John Wiley & Sons

[letzte Änderung 13.07.2010]
[Sat Nov 25 08:32:08 CET 2017, CKEY=xfmv, BKEY=pim2, CID=PIM-FPGA, LANGUAGE=de, DATE=25.11.2017]